



FUNDAMENTOS DE COMPUTADORES

TEMA 3: CIRCUITOS INTEGRADOS COMBINACIONALES

TEMA 3: CONTENIDO

1. Introducción.
2. Semisumador y sumador total.
3. Cuádruple sumador total.
4. Comparadores
5. Multiplexores.
6. Aplicaciones de los multiplexores.
7. Demultiplexores
8. Codificadores.
9. Decodificadores.
10. Aplicaciones de los decodificadores.



INTRODUCCIÓN

CIRCUITOS COMBINACIONALES

- ◇ Hasta este tema hemos estado principalmente preocupados con los principios básicos del **diseño de la lógica** usando las puertas como nuestros elementos básicos para implementar circuitos combinacionales.
- ◇ En este tema se introduce el uso de los circuitos integrados más complejos (MSIs) en el **diseño de la lógica**. Se estudiarán:
 - △ Sumadores
 - △ Comparadores
 - △ Multiplexores/Demultiplexores
 - △ Codificadores/Decodificadores
- ◇ Estos CIs implementan funcionalidades de uso común que se podrán así utilizar directamente para realizar tareas más complejas.

MSI = medium-scale integration



EL SEMISUMADOR Y EL SUMADOR TOTAL

La suma binaria

El semisumador

El sumador total

Cuádruple sumador total

LA SUMA BINARIA

- ◇ Para sumar números binarios se puede utilizar casi el mismo sistema que para sumar en el sistema decimal. Es decir, se ponen los números en dos filas, alineados a la derecha, tal y como se hace para sumar números de varios cifras.
- ◇ A continuación, también se inicia la suma desde la derecha y hacia la izquierda usando esta tabla de adición indicada y llevando el acarreo a la siguiente posición


$$\begin{array}{rcccc} & 0 & 1 & 1 & 1 \\ & 0 & 1 & 0 & 1 \\ \hline & 1 & 1 & 1 & 0 & 1 & 0 \end{array}$$

A	B	Suma
0	0	0
0	1	1
1	0	1
1	1	10

EL SEMISUMADOR DE 1 BIT

- ◇ Un semi-sumador (SS) es un circuito lógico integrado en el que ingresan dos dígitos binarios de un bit en sus entradas y genera dos dígitos binarios en sus salidas: un bit de suma y un bit de acarreo.

A	B	Sum	C _{out}
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1




EL SEMISUMADOR DE 1 BIT

IMPLEMENTACIÓN

A	B	Sum	C _{out}
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1


$$\text{Sum} = \Sigma = A'B + AB' = A \oplus B$$
$$C_{\text{out}} = AB$$



EL SUMADOR TOTAL DE 1 BIT

- ◇ El sumador total o completo es un circuito similar al semisumador cuya única diferencia es que tiene un acarreo de entrada a diferencia del semi-sumador.

A	B	C_{in}	Sum	C_{out}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1




EL SUMADOR TOTAL DE 1 BIT

IMPLEMENTACIÓN

- ◇ Para sumar el acarreo de entrada (C_{in}) a los bits de entrada, hay que aplicar de nuevo la operación OR-exclusiva.

	A	B	C_{in}	Sum	C_{out}
m_0	0	0	0	0	0
m_1	0	0	1	1	0
m_2	0	1	0	1	0
m_3	0	1	1	0	1
m_4	1	0	0	1	0
m_5	1	0	1	0	1
m_6	1	1	0	0	1
m_7	1	1	1	1	1




$$Sum = \Sigma = A \oplus B \oplus C_{in}$$

$$C_{out} = A.B + (B \oplus A).C_{in}$$

EL SUMADOR TOTAL DE 1 BIT

IMPLEMENTACIÓN MEDIANTE SEMI-SUMADORES



$$\text{Sum} = \Sigma = A \oplus B \oplus C_{in}$$

$$C_{out} = A.B + B.C_{in} + A.C_{in} = A.B + (B \oplus A).C_{in} = G + P C_{in}$$


Término **Generación** del acarreo

Término **Propagación** del acarreo

SUMADORES EN PARALELO


ACARREO SERIE

- ◇ Para sumar dos números binarios con mas de un bit, se necesita un sumador completo por cada bit que tengan los números que se quieren sumar.
 - ⊖ Así, para números de dos bits se necesitan dos sumadores. Para números de cuatro bits hacen falta cuatro sumadores, y así sucesivamente
 - ⊖ Cada sumador completo realiza una suma y genera un acarreo que se le transmite al sumador siguiente



SUMADORES EN SERIE

- ◇ El sumador en serie consiste en un solo sumador total que realiza la suma de dos bits, más el acarreo procedente de la suma de dos bits de peso inferior.
 - ⊖ Para ello, posee un biestable que memoriza el acarreo (ise estudiará en el tema 4!)
 - ⊖ A este circuito hay que añadirle registros para almacenar los operandos y el resultado




EL SUMADOR DE 4 BITS

CUÁDRUPLE SUMADOR TOTAL

◇ El sumador de cuatro bits, o cuartetos o *nibbles*, suma dos números de 4 bits.


- ⊖ Su interés se debe a que puede sumar cifras en hexadecimal ya que estas se pueden representar con un cuarteto
- ⊖ Los bits menos significativos tienen subíndice "0" (LSB) y los más significativos son los de subíndice "3" (MSB)



EL SUMADOR DE 4 BITS

EJEMPLO DE APLICACIÓN

Dados los números A (a_2, a_1, a_0) y B (b_2, b_1, b_0), implementar un circuito que realice la operación aritmética $A + (2 \cdot B) + 1$.






COMPARADORES


EL COMPARADOR

- ◇ Un comparador es un circuito combinacional que indica si la relación entre dos entradas binarias **A** y **B** son: A igual B, A mayor que B o A menor que B.



	G	E	L
Sí $A > B$	1	0	0
Sí $A = B$	0	1	0
Sí $A < B$	0	0	1

DISEÑO DE UN COMPARADOR DE 1 BIT




A	B	G	E	L
0	0	0	1	0
0	1	0	0	1
1	0	1	0	0
1	1	0	1	0

$$G = A_i \bar{B}_i$$


$$E = \overline{A_i \oplus B_i}$$

$$L = \bar{A}_i B_i$$



EXTENSIÓN DE LOS COMPARADORES

◇ Comparador de 8 bits constituido mediante comparadores de 4 bits





MULTIPLEXORES

Definición


Diseño del mux de dos canales.

Mux de cuatro canales.

Mux de ocho canales.

CONCEPTO DE MULTIPLEXOR

- ◇ Un multiplexor o *selector de datos* es un CI que tiene un grupo de entradas de datos, un grupo de entradas de control y una salida. Las entradas de control se utilizan para seleccionar una de las entradas de datos y conectarla a la única salida.
- ⊖ De esta forma se puede dirigir la información digital procedente de diversas fuentes a una única línea para ser transmitida a un destino común.
- ⊖ En otras palabras, un **MUX** actúa como un conmutador que selecciona una de las entradas de datos (I_0 o I_1) y la transmite a la salida




EL MULTIPLEXOR 2-A-1


IMPLEMENTACIÓN CON PUERTAS

◇ El MUX de 2-a-1 es un multiplexor de dos canales de entrada

$$Z = A'I_0 + AI_1$$




≡



EL MULTIPLEXOR 4-A-1

◆ FUNCIONAMIENTO:

- ⊖ Si aplicamos un 0 binario ($S_1 = 0$ y $S_0 = 0$) a las líneas de selección de datos, los datos de la entrada D_0 aparecerán en la línea de datos de salida.
- ⊖ Si aplicamos un 1 binario ($S_1 = 0$ y $S_0 = 1$), los datos de la entrada D_1 aparecerán en la salida de datos.
- ⊖ Si se aplica un 2 binario ($S_1 = 1$ y $S_0 = 0$), obtendremos en la salida los datos de D_2 .
- ⊖ Si aplicamos un 3 binario ($S_1 = 1$ y $S_0 = 1$), los datos de D_3 serán conmutados a la línea de salida.




S_1	S_0	Z
0	0	D_0
0	1	D_1
1	0	D_2
1	1	D_3

$$Z = S_1'S_0'D_0 + S_1'S_0D_1 + S_1S_0'D_2 + S_1S_0D_3$$

EL MULTIPLEXOR 4-A-1

CON ENTRADA DE HABILITACIÓN

- ◇ Los multiplexores comerciales están dotados de una entrada de habilitación (enable). Un nivel BAJO en la misma permite que los datos de entrada seleccionados pasen a la salida.



E	S1	S0	Z
1	X	X	0
0	0	0	D0
0	0	1	D1
0	1	0	D2
0	1	1	D3

$$Z = E'(S_1'S_0'D_0 + S_1'S_0D_1 + S_1S_0'D_2 + S_1S_0D_3)$$




APLICACIONES DE LOS MULTIPLEXORES

IMPLEMENTACIÓN DE FUNCIONES CON MUX (1)

- ♦ Una aplicación muy útil de los multiplexores/selectores de datos consiste en la implementación de funciones lógicas combinacionales en forma de suma de productos.
- ♦ De esta manera, el MUX puede reemplazar puertas lógicas discretas, puede **reducir el número de circuitos integrados** y facilitar que los cambios en el diseño sean mucho más sencillos
 - ⊖ La forma más simple de implementar una función con un multiplexor es utilizar uno que tenga el mismo número de entradas de selección que variables de entrada de la función a implementar. Así, para una función con tres variables de entrada (**aridad 3**), utilizaríamos un multiplexor con tres entradas de selección, es decir, un multiplexor de 8 a 1 (ver ejemplo)


	C	B	A	F
m_0	0	0	0	1
m_1	0	0	1	0
m_2	0	1	0	0
m_3	0	1	1	1
m_4	1	0	0	1
m_5	1	0	1	0
m_6	1	1	0	1
m_7	1	1	1	1



IMPLEMENTACIÓN DE FUNCIONES CON MUX

MULTIPLEXORES CON MENOR ARIDAD QUE LA FUNCIÓN

- ◇ Supongamos que un MUX tiene una entrada de selección (p.e.2) menor que el número de variables de la función (3). En este caso se procede de la forma siguiente:
 - ⊖ Se expresa la salida como función de las variables de entrada de menor peso, obteniendo la **tabla reducida** para implementarla utilizando el MUX con menos entradas.
 - ⊖ A continuación se procede como en la diapositiva anterior




DEMULTIPLEXORES

The background of the slide is a dark, textured surface. On the right side, there is a complex pattern of glowing blue and white lines that resemble a circuit board or a digital network. These lines are interconnected and form a dense, branching structure. Scattered throughout the dark area, particularly concentrated near the circuit lines, are numerous small, bright blue and white particles, giving the impression of digital data or light particles. The overall aesthetic is high-tech and futuristic.


CONCEPTO DE DEMULTIPLEXOR

- ◇ El demultiplexor (abreviadamente DEMUX) es un CI que realiza la función contraria del multiplexor: Toma datos de una línea y los distribuye a un determinado número de líneas de salida.



EL DEMULTIPLEXOR 1-A-4

- ◇ La Figura muestra un circuito demultiplexor (DEMUX) de 1-línea a 4-líneas.
 - ⊖ Las dos líneas de selección de datos activan únicamente una puerta de salida y los datos que aparecen en la línea de entrada de datos pasarán a través de la puerta de salida seleccionada




S1	S0	D ₀	D ₁	D ₂	D ₃
0	0	I	0	0	0
0	1	0	I	0	0
1	0	0	0	I	0
1	1	0	0	0	I

$$D_0 = S_1' S_0' I ; D_1 = S_1' S_0 I ; D_2 = S_1 S_0' I ; D_3 = S_1 S_0 I$$


APLICACIÓN DEL MUX A LAS COMUNICACIONES (1 / 2)

- ◇ En las comunicaciones, el multiplexor se utiliza como dispositivo que puede recibir varias entradas de datos y transmitir las por un único medio de transmisión.
 - ⊖ De esta forma se soluciona el problema de la conexión de múltiples sitios entre sí
 - ⊖ Para ello el medio de transmisión es asignado a cada canal durante una pequeña fracción del tiempo total (slot).



APLICACIÓN DEL MUX A LAS COMUNICACIONES (2/2)

- ◇ La multiplexación en el tiempo se llama TDM y consiste en un proceso digital que permite a varias conexiones compartir un medio de transmisión
 - ⊖ Cada conexión ocupa una porción de tiempo fija del enlace





DECODIFICADORES Y CODIFICADORES

Concepto

Combinación de decodificadores

Tipos


Decodificador BCD a 7-segmentos

Implementación de funciones

Codificadores

EL DECODIFICADOR


- ◇ Un decodificador es un circuito combinacional que decodifica la información binaria de entrada (código) de n bits, en una salida única de las 2^n disponibles
 - ⊖ El decodificador de la figura convierte un código binario natural de 2 bits a código "uno entre cuatro"



x	y	d_0	d_1	d_2	d_3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1


$$\begin{aligned}d_0 &= x'y' = m_0 \\d_1 &= x'y = m_1 \\d_2 &= xy' = m_2 \\d_3 &= xy = m_3\end{aligned}$$

COMBINACIÓN DE DECODIFICADORES




Z	Y	X	Salida activa
0	0	0	d ₀
0	0	1	d ₁
0	1	0	d ₂
0	1	1	d ₃
1	0	0	d ₄
1	0	1	d ₅
1	1	0	d ₆
1	1	1	d ₇

TIPOS DE DECODIFICADORES



DECODIFICADOR BCD A 7 SEGMENTOS


- ◇ El decodificador BCD a 7-segmentos acepta el código BCD en sus entradas y proporciona salidas capaces de excitar un display de 7-segmentos para generar un dígito decimal



DECODIFICADOR

IMPLEMENTACIÓN DE FUNCIONES: SUMADOR TOTAL


- ◇ Al igual que ocurre con el MUX, el decodificador puede usarse como un bloque básico para implementar funciones
 - ⊖ Para ello hay que ver el DECODIFICADOR como un elemento que proporciona 2^n **minitérminos** (siendo n el número de entradas)
 - ⊖ Junto al decodificador se pueden usar **puertas OR**, si la función a realizar se expresa como suma de productos (minitérminos)



EL CODIFICADOR

◇ Un codificador es un circuito combinacional con 2^N entradas y N salidas, cuya misión es presentar en la salida el código binario correspondiente a la entrada activada


- ⊖ El codificador realiza la operación inversa de un decodificador
- ⊖ En la figura se presenta un codificador decimal a binario



E_0	E_1	E_2	E_3	E_4	E_5	E_6	E_7	S_2	S_1	S_0
0	0	0	0	0	0	0	1	1	1	1
0	0	0	0	0	0	1	0	1	1	0
0	0	0	0	0	1	0	0	1	0	1
0	0	0	0	1	0	0	0	1	0	0
0	0	0	1	0	0	0	0	0	1	1
0	0	1	0	0	0	0	0	0	1	0
0	1	0	0	0	0	0	0	0	0	1
1	0	0	0	0	0	0	0	0	0	0

EL CODIFICADOR CON PRIORIDAD

- ◇ Un codificador con prioridad es aquél en el que existiendo más de una señal de entrada activa, la salida codificada es la de mayor valor decimal



E_0	E_1	E_2	E_3	E_4	E_5	E_6	E_7	S_2	S_1	S_0
X	X	X	X	X	X	X	1	1	1	1
X	X	X	X	X	X	1	0	1	1	0
X	X	X	X	X	1	0	0	1	0	1
X	X	X	X	1	0	0	0	1	0	0
X	X	X	1	0	0	0	0	0	1	1
X	X	1	0	0	0	0	0	0	1	0
X	1	0	0	0	0	0	0	0	0	1
1	0	0	0	0	0	0	0	0	0	0

Si $E_1=1$ el valor codificado es 001 independientemente del valor tomado por E_0 porque tiene mayor prioridad o valor numérico



FUNDAMENTOS DE COMPUTADORES

FIN DEL TEMA 3